

```
MOV BX, 0
MOV CX, STRLEN
```

```
CICLO-EXT:
MOV AL, STRINGA[BX]
MOV SI, 0
```

```
CICLO-INT:
MOV AH, LUT[SI]
CMP AH, AL
INC SI
CMP SI, 5
JNE CICLO-INT
JMP NEW-EXT-ITERATION
```

```
REPLACE_VOWEL: MOV STRINGA[BX], *
NEW-EXT-ITERATION: INC BX
LOOP CICLO-EXT
```

Cognome e Nome dello studente:

1
Carlo Colombo

NOTA BENE: riporto solo le soluzioni in forma scarua, e quasi senza commento. Lo studente dovrà invece risolvere gli esercizi ordinatamente, lasciando spazio ai commenti.

CONSO DI LAUREA IN INGEGNERIA INFORMATICA
Calcolatori Elettronici I — a.a. 2005-2006

Compito del 5 aprile 2006

Indirizzo Logico

2C6A:0000	50=H	41=A	50	45
0004	52	4F	50	4F
0008	4C	49	19	00
000C	A8	07	E6	36
0010	19	00	A8	07
0014	C6	36	19	00
0018	A8	07	C6	36
001C	01	00	02	00

(N.B. l'8086 ha l'indirizzamento "Little-endian")

1. rappresentazione, CPU, hardware/software 8086

(a). Data la seguente definizione di segmento dati in assembly 8086:

```
0000 DATI SEGMENT
0000 STRINGA DB 'PAPEROPOLI' ← alloca 10 byte
000A STRINGA_END LABEL BYTE
000A STRLEN EQU STRINGA_END-STRINGA 36C6h
000A BUFFER DW 3 DUP ((25)07A8h,0011011011000110B) ← alloca 3x6=18 byte
001C VAR DW 1,2 ← alloca 2x2=4 byte
0020 DATI ENDS
```

- Indicare il valore del location counter in corrispondenza di ciascuna riga del segmento;
- Determinare l'indirizzo fisico di VAR nel caso in cui DS sia pari a 2C6Ah; $2C6A0 + 0001C = 2C6BCh$
- Riportare in esadecimale (si ricordi che 'A'=41h) il contenuto completo della memoria allocata per il segmento.

(b). Data inoltre l'istruzione mov VAR, offset VAR:


- Fornire il significato, specificando i modi di indirizzamento coinvolti e mostrando come cambia il contenuto della memoria dopo la sua esecuzione;
- Servendosi della tabella sotto riportata, trovare la codifica di macchina in esadecimale dell'istruzione, sapendo che la sua codifica generale è $[110011w] [mod\ 000\ r/m] [disp-lo] [disp-hi] [data-lo] [data-hi]$;
- Determinare il numero di cicli di bus richiesti dal fetch e dall'esecuzione dell'istruzione, sapendo che il valore del registro IP ad essa corrispondente durante l'esecuzione è 6AB3h.

r/m	00	01	10	11	reg
001	BX+SI	BX+SI+D8	BX+SI+D16	AL	AX
001	BX+DI	BX+DI+D8	BX+DI+D16	CL	CX
010	BP+SI	BP+SI+D8	BP+SI+D16	DL	DX
011	BP+DI	BP+DI+D8	BP+DI+D16	BL	BX
100	SI	SI+D8	SI+D16	HL	SP
101	DI	DI+D8	DI+D16	CH	BP
110	DI	BP+D8	BP+D16	DH	SI
111	BX	BX+D8	BX+D16	BH	DI

perché l'istruzione è ad indirizzo dispari, la BIU ne preleverà prima un solo byte, poi 2 word ad indirizzo pari, e poi 1 byte ad indirizzo pari. In tutto $1+2+1=4$ cicli per il fetch, cui va aggiunto lo store del dato, che è a ind. pari. Totale: 5 cicli

2. reti combinatorie e sequenziali


- Disegnare il diagramma degli stati e la tabella di verità per un contatore binario "up" modulo 3.
- Progettare il contatore di cui sopra facendo uso di flip-flop di tipo "D" e di multiplexer.
- Quali modifiche bisogna apportare al progetto per consentire sia il conteggio "up" che quello "down"?



$Q_1 Q_0$	$Q'_1 Q'_0$
00	01
01	10
10	00
11	XX

sono funzioni combinatorie di 2 variabili che possono essere realizzate in vari modi. Ad es. con Mux (compito #1), o con porte elementari (compito #2)

realizzazione con mux




realizzazione con porte

Se si pongono i don't care a 0, si ottiene

$$Q'_1 = \bar{Q}_1 Q_0, \quad Q'_0 = \bar{Q}_1 \bar{Q}_0 = \overline{Q_1 + Q_0}$$

Se il don't care su Q'_1 è posto a 1, c'è un'ulteriore semplificazione:

$$Q'_1 \equiv Q_0$$



Per contare sia "up" che "down", bisogna introdurre un ingresso (U/D), per consentire la scelta del ~~numero~~ verso (orario o antiorario) di percorrenza dell'automata. La tabella avrà 3 ingressi, e quindi la rete combinatoria che determina la transizione di stato sarà un po' più complicata.