

riassumiamo quanto fatto su

" ADDRESSING MODES
E CODIFICA DELLE
ISTRUZIONI "

Per lez. 15/12/2010

- 1) abbiamo cominciato 2 lez. fa studiando l'esecuzione del task

MUL R1.L, R2.H, R3

dove nel controllo gli operandi erano non flessibili: la
mult. cioè funzionava solo per questi 3: R1.L, R2.H, R3.

In sostanza, era una MACCHINA DEDICATA realizzata con
il HARDWARE DI PARTE OPERATIVA DI UNA CPU A SINGOLO BUS INTERNO.
Avremmo potuto ~~realizzare~~ il task col solo mnemonico "MUL"!

- 2) Abbiamo allargato il discorso considerando

MUL reg1, reg2, reg3

che utilizza il registro file e codifica gli operandi.

Per far questo abbiamo anche cambiato il controllo,

naturalmente, PRIMO: inserendo la gestione del registro
file, SECONDO: rendendo il calcolo indipendente dall'

uso di registri VISIBILI AL PROGRAMMATTORE: ne sono usati
cioè tutti REGISTRI TEMPORANEI (tipo ACC). La codifica

di MUL R1.L, R2.H, R3 era la in più rispetto a prima

— $3 + 3 + 2$ campi relativi alla codifica operandi —
— che però sono tutti registri, e quindi non necessitano
di altre info per essere completamente specificati.

- 3) Ancora più in generale, abbiamo notato che l'esecuzione
della MUL (come in generale di gls istruzioni) può ritenersi
strutturata in

LOAD OPERANDI → CALCOLO → STORE RISULTATI

e quindi abbiamo ulteriormente generalizzato il discorso considerando

MUL op1, op2, op3

dove stavolta op_i può essere specificato con 1 di 4 ADDRESSING

MODES:

- registro (come sopra)
 - diretto di memoria
 - indiretto di registro
 - immediato
- (qui ho fatto esempi di sintassi)

Note: (1) $op3$ non può essere immediato;

(2) nel caso indiretto di registro, nel registro c'è un indirizzo, e quindi il bus interno deve avere una dimensione sufficiente per esso (e questo è evidente, anche per gli altri indirizzi, es. PC, percorso dal bus interno), e molti dati e indirizzi nel caso più semplice fatto a leg. hanno la stessa dimensione (ho detto 16 bit).

(3) Non è necessario specificare nella codifica dell'istr. che $op1$ e $op2$ sono da 8 bit, e $op3$ a 16 bit (controllo word/byte per il registro file), quindi la MUL è strutturata SEMPRE così.

La codifica di ciascun operando ora prenderà:

- reg. — 3 bit per $op1$ e $op2$, 2 bit per $op3$
- dir — 16 bit
- ind. reg. — 2 bit (si usa la versione inter. R_i)
- imm. — 8 bit (solo $op1$ e $op2$)

Inoltre, bisogna CODIFICARE I MODI DI INDIRIZZAMENTO, dunque
2 bit per operando (avendo 4 gli ADD. MODE).

La lunghezza MAX e MIN dell'ISM. è dunque

$$\text{min: } \text{size(_OPCODE)} + \underbrace{2+2+2}_{\substack{\text{codifica} \\ \text{ADD.M}}} + \overbrace{2+2+2}^{\text{operandi}} = \underbrace{\text{size(_OPCODE)} + 6}_{\substack{\text{base: c'è} \\ \text{sempre}}} + 6$$

$\downarrow \quad \downarrow \quad \downarrow$
 ind. ind. reg.
 op. reg.

$$\text{max: } \text{size(_OPCODE)} + \underbrace{2+2+2} + \frac{16+16+16}{\substack{\text{tutti } \times 3 \\ \text{dir.}}} = \text{size(_OPCODE)} + 6 + 48$$

ipotizzando un bus dati a 16 bit, e $\text{size(_OPCODE)} = 6$ bit,
(come fatto)

abbiamo

$$\text{min instr. length} = 18 \text{ bit} \Rightarrow \lceil \frac{18}{16} \rceil = 2 \text{ cicli di bus}$$

$$\text{max " " " " } = 60 \text{ bit} \Rightarrow 4 \text{ " "}$$

Qui ho detto che NEANCHE I CISC SI POSSONO IN
GENERE PERMETTERE UNA TALE FLESSIBILITA'
nel NUMERO e nel TIPO di operandi. (Es 8086:

- al max 2 operandi (quindi la dest o i
- di cui 1 solo può essere di memoria:
l'altro dev'essere di registro

NOTA: la seconda clausola non consente neanche
che uno dei due operandi sia diretto e
l'altro indiretto di registro: in questo caso
la lunghezza di codifica ~~risulterebbe~~ sarebbe ok,
ma l'istruzione si allungerebbe (fare di
load e/o store op.)


4

Abbiamo quindi studiato (anche il controllo) di

MUL op1, reg2, reg3

op1 ∈ {reg, dir, indir, imm}

che ha codifica



variabile:
3, 16, 2, 8

cicli macchina

Tabella codifica op1:

lunghezza istruzione

ADDM1	modo	# bit	campi IR	reg2 (3)	reg3 (2)	
00	registro	3	IR [8-10]	IR [11-13]	IR [14-15]	16
01	diretto	16	IR [8-23]	IR [24-26]	IR [27-28]	29
10	indir. reg.	2	IR [8-9]	IR [10-12]	IR [13-14]	15
11	immediato	8	IR [8-15]	IR [16-18]	IR [19-20]	21

Quindi la min length e 15 bit, la max e 29;
 inoltre il # di cicli di bus necessari e risp. 1, 2, 1, 2,
 molto ridotto rispetto a prima.


★

$$\begin{array}{|l}
 4 + N_{compute} + 1 \text{ (trascuri gli shift a sinistra)} \\
 5 + N_w + N_{compute} + 1 \\
 4 + N_{compute} + 1
 \end{array}$$

Controlli: %


✓
 CALCOLARE POI
 IL # DI CICLI MACCHINA
 NECESSARI A ADDM1

questo è superfluo: meno per di anziano



load operandi

Rivediamo fu bene la fase di calcolo:



Calc

Supplena =
memoria per disambigua

store
op

ADD# = 00

ACC out
Reg 8 word
(IR[14-17])in

ACC out
Reg 16 word
(IR[27-30])in

ACC out
Reg 16 word
(IR[13-16])in

ACC out
Reg 8 word
(IR[13-16])in

TO FETCH