


EXCHANGE op1, op2

con



bus dati : 16 bit

bus indirizzi : 16 bit

(*) possibile schema per l'esecuzione dell'istruzione:

$\left\{ \begin{array}{l} \text{op2} \rightarrow \text{TMP} \\ \text{op1} \rightarrow \text{op2} \\ \text{TMP} \rightarrow \text{op1} \end{array} \right.$; pon l'operando 2 nel registro temporaneo (invisibile al programmatore) TMP ; sostitisci op1 a op2 ; sostitisci TMP a op1
--	--

op1 è già nel microprocessore, mentre

op2 potrebbe essere in memoria, nel caso in cui sia stato specificato con modo di indirizzamento DIRECTO ("DIR") o INDIRETTO DI REGISTRO ("INDIR"). op2 è in un registro di macchina se il suo modo di indirizzamento è "REG" (register).

%

(*) un schema alternativo è $\text{op1} \rightarrow \text{TMP}$ con diversa implementazione
 $\text{op2} \rightarrow \text{op1}$
 $\text{TMP} \rightarrow \text{op2}$

CODIFICA DI MACCHINA PER L'ISTRUZIONE

Suff. che, come per l'8086, il codice operativo sia di 6 bit (avendosi dunque un set di $2^6 = 64$ diverse istruzioni per il processore).

op1 è un operando di registro. Siccome non c'è altro modo per indirizzare op1, l'informazione sul modo di indirizzamento di op1 non necessita di essere codificata.

Deve invece essere specificata l'identità del registro, che può essere uno tra 4 registri \Rightarrow servono 2 bit.



op2 può avere uno tra tre diversi modi di indirizzamento, i) che richiede un codice di 2 bit.

Moltre, per specificare l'operando serviranno rispettivamente

16 bit (indirizzo dell'operando) se addm(op2) = DIR

2 bit (registro contenente l'indirizzo dell'operando) se addm(op2) = IINDIR

2 bit (registro contenente l'operando) se addm(op2) = REG



parte variabile
della codifica : dipende dal modo di indirizzamento scelto per op2.

DI CICLI DI BUS NECESSARI AL FETCH & ESECUZIONE DELL'ISTRUZ.

Per il fetch servono:

$$\lceil \frac{25}{16} \rceil = 2 \text{ cicli di bus se addm(op2) = DIR}$$

$$\lceil \frac{12}{16} \rceil = 1 \text{ ciclo di bus se addm(op2) = INDIR v REG}$$

Per l'esecuzione servono:

1 ciclo di lettura (operando LOAD) +

1 ciclo di scrittura (operando STORE)

$$= 2 \text{ cicli di bus} \quad \text{se addm(op2) = DIR v INDIR}$$


\emptyset cicli di bus se addm(op2) = REG

(l'intera esecuzione non coinvolge la memoria: lo scambio del contenuto dei registri avviene all'interno del processore)

In conclusione:


addressing mode di op2	# cicli bus (fetch)	# cicli bus (exe)	TOTALE
DIR	2	2	4
INDIR	1	2	3
REG	1	0	1

SEZIONE DI PARTE OPERATIVA PER L'ESECUZIONE DELL'ISTRUZIONE



Note: si ipotizza che l'unità di controllo trasferisca agli operatori (IN o OUT) ingressi del register file e campi di IR che codifichino i registri visibili al programmatore {R₁, ..., R₄}.

AUTOMA DI CONTROLLO PER L'ESECUZIONE DELL'ISTRUZIONE



osservazioni

- 1) Nello stato di operando STORE, non è necessario wranciare nel MAR l'indirizzo dell'op2, perché esso vi è già presente.
- 2) Seguendo i vari percorsi all'interno dell'automa, si ritrova che nel caso addm2 = DIR servono 2 cicli di bus, nel caso addm2 = INDIR serve, mentre nel caso addm2 = REG non ne serve alcuno.
- 3) Contando gli stati attraversati per i vari modi di indirizzamento, si ottiene che il numero di CICLI DI MACCHINA RICHIESTI NELLA FASE DI ESECUZIONE DELL'ISTRUZIONE è

$$\begin{cases} 5 + 2N_{WAIT} & \text{se } addm2 = DIR \vee INDIR, \\ 3 & \text{se } addm2 = REG \end{cases}$$

Con $N_{WAIT} = \#$ di cicli di wait durante un singolo ciclo di bus.