


[Riassunto della lezione.]

(cfr. foto, che coprono l'intera lezione)

lez. mer. 19/11/14 (3h)




Il programmatore scrive l'istruzione assembler

ADD R7, R1, R4 ; $R_7 \leftarrow R_1 + R_4$


Questo è un caso particolare dell'istruzione di macchina

ADD Rdest, Rsrc1, Rsrc2 ,

la cui codifica NON richiede di specificare i modi di indirizzamento degli operandi, visto che l'unico modo di indirizzamento previsto è il "registro". Quindi una codifica plausibile è




Utilizziamo una codifica alternativa (ci verrà utile dopo), scambiando le ID di sorgente e destinazione:



lunghezza:
14 bit

N.B. L'ordine di codifica è indipendente dall'ordine di sintassi dell'istruzione: quella sopra è comunque la codifica dell'istruzione `ADD R7, R1, R4`, che segue la convenzione "destination first".

L'automa di controllo relativo all'esecuzione di questa istruzione è il seguente:



date:

$$R_{1\text{ out}} = RF(IR[5-7])_{\text{out}}$$

$$R_{4\text{ out}} = RF(IR[8-10])_{\text{out}}$$


$$R_{7\text{ in}} = RF(IR[11-13])_{\text{in}}$$

con $RF(\bullet)$ funzione combinatoria che decodifica il registro da impiegare utilizzando i 3 bit di Codifica del registro contenuti nel relativo campo dell'istruzione


Ora: se il modello di programmazione (cioè l'insieme delle risorse della macchina visibili e utilizzabili dal programmatore, che include il set delle istruzioni, i registri d'uso generale, etc.) consente di eseguire la somma tra operandi qualsiasi, quindi anche non tutti registri, allora il modello dell'istruzione da codificare e da implementare nel controllo cambia:

ADD dest, src1, src2 ; $dest \leftarrow src1 + src2$

In questo caso, più generale del precedente, supponiamo che src1, src2 e dest possano essere specificabili con 3 diversi modi di indirizzamento: 1) registro, 2) diretto di memoria, 3) immediato. [L'unica limitazione sarà che la destinazione non può essere un operando immediato, naturalmente.] Quale sarà la codifica più lunga per l'istruzione, e quale la più corta? In generale, la codifica sarà




Consideriamo un'istruzione ADD di complessità intermedia tra la prima e la seconda viste, e progettiamola completamente (codifica + controllo):



L'unico operando che può non essere un registro è quello destinazione. Esso può avere quattro diversi modi di indirizzamento:


AM	esempio di sintassi	descrizione
registro	R5	il dato è in un registro di CPU
dato in memoria {	diretto di memoria	il dato è in memoria, nella cella all'indirizzo address(Var)
	indiretto di registro	L'indirizzo di memoria è in un registro di CPU
	base & indice	L'ind. di memoria per reperire il dato è address(Vect) + R5

Vediamo le possibili codifiche dell'istruzione:



Controllo: $opcode = SUB$ \leftarrow fetch istruzione \rightarrow $opcode = MUL$

Nota 1: i registri MAR (memory address register e MDR (memory data register) sono registri di supporto alla comunicazione con la memoria, e non fanno parte del modello di programmazione. Il primo è collegato al bus indirizzi, il secondo al bus dati.



Nota 2: nell'indirizzo Z_{out} l'indirizzo del dato non è già pronto: va calcolato. Questo allunga la durata dell'istruzione.

Confrontiamo ora i vari modi di indirizzamento per questa istruzione; non essendo ^{operandi} sorgente di memoria, non ci sono cicli di bus relativi al load operandi.

modo di indirizzamento AM_{DEST}

	registro (0)	diretto (1)	indiretto di registro (2)	base & indice (3)
lunghezza istruzione	16	29	16	32
cicli di bus per fetch istruzione	1	2	1	2
cicli di bus per store destinazione	0	1	1	1
cicli di macchina richiesti per l'esecuzione	3 ↓ h ₀	4 + n _w · 1 ↓ h ₁	4 + n _w · 1 ↓ h ₂	6 + n _w · 1 ↓ h ₃
cicli di bus per fetch istr. + esecuzione	1	3	2	3
N _{TOT}	3 + k + n _w · 1 (1st)	4 + k · 2 + n _w · 3 (3rd)	4 + k · 1 + n _w · 2 (2nd)	6 + k · 2 + n _w · 3 (4th)

I cicli di macchina richiesti dal fetch istruzione:

Sono $N_{\text{fetch}} = k \cdot \# \text{cicli bus}_{\text{fetch}} + n_w \cdot \# \text{cicli bus}_{\text{fetch}}$

Quindi il totale dei cicli di macchina (fetch + eseg.) con AM_{dest} = i è

$$\begin{aligned}
 N_{\text{TOT}} = N_{\text{fetch}} + N_{\text{exe}} &= h_2 + n_w \cdot \# \text{cicli bus}_{\text{exe}} + n_w \cdot \# \text{cicli bus}_{\text{fetch}} + k \cdot \# \text{cicli bus}_{\text{fetch}} \\
 &= h_i + k \cdot \# \text{cicli bus}_{\text{fetch}} + n_w \cdot \# \text{cicli bus}_{\text{totali}}
 \end{aligned}$$