

MEMORIE

Sono parlo della gerarchia di memoria.

Il proc. pensa di lavorare con la MM e basta. In realtà c'è tutta un'elettronica (+ il software di SO) che gli fa sembrare di avere a che fare con una MM di GRANDI DIMENSIONI e MOLTO VELOCE. Ora: questo è ottenuto con algoritmi molto scabbi, non è infatti "gratis" che si hanno alta velocità e grandi dimensioni: sono due cose in conflitto.

Addeittius il processore esce con m bit di indirizzo, ma non è detto che $\exists 2^m$ parole di memoria fisica: si parlerà di MEMORIA VIRTUALE, che apparentemente è una MM, ma in realtà è per la maggior parte spazio DISCO (grande capacità, bassa velocità). Similmente, la CACHE (piccola capacità, grande velocità) si usa per aumentare la velocità apparente:


$$t_{acc} = t_{MM} \quad (\text{senza cache})$$

$$t_{acc} = h \underbrace{t_{CACHE}}_{t_{hit}} + \underbrace{(1-h)}_m \underbrace{t_{MM}}_{t_{miss} > t_{MM}}$$


Diunque la cache si usa per enfatizzare la velocità, e la MM per assicurarsi una buona capacità, anche a scapito della velocità. Il BUS MULTIPLEXING, ad es., dimezza la velocità. Per contro, l'organizzazione PER BIT favorisce l'aumento della capacità a parità di # di pedini del chip, perché minimizza la somma $m+n$ a parità di capacità!
 $\left. \begin{matrix} m \\ n \end{matrix} \right\} \text{ ind. dati}$

Tipo	Organizzazione	Uso	Densità	Velocità	Costo per Bit	Elemento Base	Refresh	Bus MPX
STATICA	per parola	Cache	↓	↑ (t _{acc} ↓)	↑	flip-flop	NO	NO
DINAMICA	per bit	MM	↑	↓ (t _{acc} ↑)	↓	μ Condensatore	si	si

Dopo aver parlato di BUS MULTIPLEXING (riferendomi alla schiuma temporale del libro BUCCI, confrontata con quella della RAM STATICA), sono arrivato — a parlare dell'elemento base di memorizzazione della RAM DINAMICA: il 1C1.




Il C è come un SECCHIO che perde: se la carica è "1", essa tende a scendere a "1/2", e se è "0", tende a salire a "1/2".




Il refresh serve a interrompere questo processo che porterebbe inevitabilmente (se arrivassimo a "1/2") alla perdita dell'informazione memorizzata.

Cosa avviene sul refresh:



- si effettua eseguendo semplicemente una LETTURA RIGA PER RIGA DELLA MEMORIA.
- del refresh si occupa una logica (tipicamente posta sulle schede di memoria) che fa da tramite tra il chip e il processore. Durante il refresh, questa logica impedisce alla CPU di accedere alla memoria, di fatto rendendolo più lungo (e variabile nel tempo) il tacc.
- Durante il refresh il \overline{CS} è asserted, ma — nonostante — l' \overline{OE} è DISASSETERITO.
- Il refresh non incide sulle prestazioni in maniera significativa: prende circa il 3% del tempo di funzionamento della MM.

Ho poi fatto una chiacchierata sulle recenti evoluzioni (non trattate nel ns corso): SDRAM, o, DRAM SINCRONA. Nelle SDRAM il parametro importante, più che il tacc (che nelle DRAM va confrontato con $1/f_{clk}$ del processore) è la FREQUENZA DI ESERCIZIO f_{MEM} . Questa viene scelta in modo da adeguarsi alla f_{BUS} . Quest'ultima deriva da un'altra innovazione (anch'essa non trattata nella nostra trattazione, dove abbiamo parlato solo di tacc e di f_{clk}): l'aver differenziato la frequenza INTERNA della CPU (f_{clk}) e quella usata per colloquiare all'esterno coi dispositivi ausiliari (f_{BUS}). Se f_{BUS} fosse pari a f_{clk} , ci sarebbero problemi di accoppiamento elettromagnetico — i collegamenti esterni sono lunghi e il f_{clk} che diventa antenne è più veloce che non all'interno della CPU.



ESERCIZI : COSTRUZIONE DI BANCHI DI MEMORIA

Elenco dei compiti che contengono esercizi di questo tipo:

- 30 aprile 2003
 - 12 aprile 2006
 - 16 aprile 2007 ($n_{BANCO} < n_{CHIP}$)
 - 9 gennaio 2008
 - 30 marzo 2009
 - 16 febbraio 2010
- } chip diversi tra loro

1

Sono partito dal caso più facile:

- chip uguali tra loro
 - $n_{BANCO} \equiv n_{CHIP}$
- } è il classico caso di
ESPANSIONE DI
INDIRIZZO

(cfr. figura libro BUCCI)

Si ha:

$$\#chip = \frac{S_{BANCO}}{S_{CHIP}}$$

I chip sono attivi UNO ALLA VOLTA, pilotati dal decoder che ammette una sola linea: quella del CS del chip che "lavora". Il decoder ha m ingressi gli $(m_{BANCO} - m_{CHIP})$ più significativi, mentre i bit di indirizzo $A_{m_{CHIP}-1} \dots A_0$ vanno m paralleli a tutti i chip.

2

Generalizzazione:

- chip uguali tra loro, ma
- $n_{BANCO} \neq n_{CHIP}$ [ho parlato solo di $n_{BANCO} > n_{CHIP}$]

↙
me ho dato m
passato anche es.
 $n_{BANCO} < n_{CHIP}$

o/

Qui abbiamo, come prima:

$$\# \text{ chip} = \frac{S_{\text{BANCO}}}{S_{\text{CHIP}}}$$


ma ci sono $\frac{n_{\text{BANCO}}}{n_{\text{CHIP}}}$ chip attivi contemporaneamente,

facenti cioè parte di una "schiera" di chip, ognuno gestendo un sottoinsieme di bit di uscita.

Il numero di schiere è pari a

$$\begin{aligned} \# \text{ schiere} &= \frac{\# \text{ chip}}{\# \text{ chip/schiera}} \left(= \frac{S_{\text{BANCO}}}{S_{\text{CHIP}}} / \frac{n_{\text{BANCO}}}{n_{\text{CHIP}}} \right. \\ &= \frac{S_{\text{BANCO}} / n_{\text{BANCO}}}{S_{\text{CHIP}} / n_{\text{CHIP}}} = \\ &= \frac{2^{M_{\text{BANCO}}}}{2^{M_{\text{CHIP}}}} = \\ &= 2^{M_{\text{BANCO}} - M_{\text{CHIP}}} \end{aligned}$$

Ci sarà sempre un decoder, che invece di pilotare singoli chip, pilota schiere di chip:



3) Ulteriore generalizzazione:

- chip diversi
- $n_{BANCO} > n_{CHIP}$

In questo caso, conviene rappresentare la memoria come un RETTANGOLO, che verrà suddiviso in BLOCCHI di dimensioni pari alle dimensioni più piccole (lungo entrambi gli assi: # parole e # bit d'uscita) dei vari chip in gioco.

Esempio: $S_{BANCO} = 1GB = 256M \times 4B$

Chip utilizzabili:


$S_A = 256M \times 1B = 256MB$

$S_B = 128M \times 2B = 256MB$

$S_C = 128M \times \underline{1B} = 128MB$
min sudd. orizz.

$S_D = \underline{64M} \times 2B = 128MB$
min sudd. vert.

(*): velocizz. del computer marzo 09



spungo di usare:

tipo	quantità	dim.
A	1	256MB
B	1	256MB
C	2	256MB
D	2	256MB
		TOT. 1GB

che riempiono il rettangolo ~~col~~ e. così (*)

(*): ho qui parlato dei ¹²PENTAMINI e dei problemi della costruzione di rettangoli 3x20, 4x15, 5x12, 6x10. E' un gioco COMBINATORIO.

Ora: i Chip saranno asseriti oppure no a seconda dell'indirizzo applicato al banco.

La logica per la generazione del \overline{CS} di ogni chip si ricava facilmente analizzando il rettangolo nelle sue 4 FASCE ORIZZONTALI, e registrando in ogni fascia QUALI CHIP partecipano alla parola dati. Si ha qui:

A è asserito in tutte e 4 le fasce da 64M $\Rightarrow \overline{CS}_A = 0$
 (ogni A SEMPRE ASSERITO)

B " " nelle prime due fasce, caratterizzate $\Rightarrow \overline{CS}_B = A_{27}$
 da $A_{27} = 0$

C₁ " " come B $\Rightarrow \overline{CS}_{C_1} = A_{27}$

C₂ " " nelle ultime due fasce $\Rightarrow \overline{CS}_{C_2} = \overline{A}_{27}$

D₁ " " nella 3^a fascia $\Rightarrow \overline{CS}_{D_1} = \overline{A_{27} \cdot \overline{A}_{26}} =$
 ($A_{27} = 1$ & $A_{26} = 0$) $= \overline{A}_{27} + A_{26}$

D₂ " " nella 4^a fascia $\Rightarrow \overline{CS}_{D_2} = \overline{A_{27} \cdot A_{26}} =$
 ($A_{27} = 1$ & $A_{26} = 1$) $= \overline{A}_{27} + \overline{A}_{26}$

NOTA: Questo metodo di soluzione generalizza i precedenti.

Nel caso [2] si ha infatti:

$$\overline{CS}_{1a} = \overline{CS}_{1b} = \overline{CS}_{1c} = \overline{CS}_{1d} = \overline{CS}_1 = A_{\text{BANCO}-1} + A_{\text{BANCO}-2}$$

e sim. $\overline{CS}_2 = A_{\text{BANCO}-1} + \overline{A}_{\text{BANCO}-2}$

$$\overline{CS}_3 = \overline{A}_{\text{BANCO}-1} + A_{\text{BANCO}-2}$$

$$\overline{CS}_4 = \overline{A}_{\text{BANCO}-1} + \overline{A}_{\text{BANCO}-2}$$

1a	1b	1c	1d
2a	2b	2c	2d
3a	3b	3c	3d
4a	4b	4c	4d

m. BANCO