

CORSO DI LAUREA IN INGEGNERIA INFORMATICA

Calcolatori — a.a. 2018–2019

Compito del 17 giugno 2019

Cognome e Nome dello studente: _____

La radice quadrata di un intero positivo N può essere calcolata nella forma $\sqrt{N} = (a, b)$, con a (radice intera) e b (residuo) interi tali che $a^2 \leq N < (a + 1)^2$, $b = N - a^2$. Un algoritmo per il calcolo della radice di un N espresso in rappresentazione naturale su $2k$ bit (il simbolo $p \gg q$ indica la divisione di p per 2^q tramite lo scorrimento a destra di q posizioni) è il seguente:


```
 $n \leftarrow N, r \leftarrow 0, s \leftarrow 2^{2k-2}$  [initialize]
while  $s > n$ : [adjust]
     $s \leftarrow (s \gg 2)$ 
while  $s \neq 0$ : [compute/update]
    if  $n \geq (r + s)$ : {
         $n \leftarrow n - (r + s)$ 
         $r \leftarrow (r \gg 1) + s$ 
    }
    else:  $r \leftarrow (r \gg 1)$ 
     $s \leftarrow (s \gg 2)$ 
return  $a = r, b = n$  [terminate]
```

Reti Logiche Facendo riferimento al metodo di progettazione “parte operativa/parte di controllo”: (I) disegnare la parte operativa di una macchina sequenziale sincrona che realizzi l’algoritmo sopra riportato nel caso $2k = 16$; (II) specificarne il controllo attraverso il diagramma degli stati, facendo attenzione a riportare tutti i necessari segnali di comando (output) e di condizione (input); (III) simulare il funzionamento temporale della macchina per $N = 3768$; (IV) realizzare la parte di controllo con la tecnica “registro di stato e multiplexer”.

Programmazione LM Scrivere un programma in linguaggio Assembly 8086 che, data una variabile di memoria di tipo “word” N , calcoli a e b secondo l’algoritmo sopra riportato, ponendoli rispettivamente nei registri di macchina AX e BX .

23/6/19

compito 17 giugno 2019




NOTE

- 1) Dopo l'iniziale $n=2^{14}$ ($n \leftarrow N, z \leftarrow 0, s \leftarrow 2^{14}$), durante la fase di aggiustamento di s (ciclo while "adjust") le condizioni $s > n$ si può riscrivere come $n - (r+s) < 0$, perché $z = 0$. Si esce da questa condizione se $SF = 0 \iff n - (r+s) \geq 0$.
- 2) Durante la fase di calcolo ("compute/update"), dopo l'eventuale aggiornamento di n , z va comunque shiftata a destra di 1. Il nuovo valore di z si troverà già all'interno del registro se $SF = 1$, mentre dovrà essere caricato dall'esterno se $SF = 0$.
- 3) Lo ZERO DETECTOR è una semplice porta NOR con ingresso s :

$$STOP = \bar{s}_{15} \cdot \bar{s}_{14} \cdot \bar{s}_{13} \cdot \dots \cdot \bar{s}_2 \cdot \bar{s}_1 \cdot \bar{s}_0 = s_{15} + s_{14} + s_{13} + \dots + s_2 + s_1 + s_0$$

$$2^{14} = (01000000000000)_2$$
 costante di iniziale valore di s .



- 4) Nella realizzazione del controllo più sopra, ciascuna iterazione della fase di "adjust" prevede tre stati ^(*) (shifts, shifts, shiftr) anziché due (shifts, shifts), perché in questo modo i tre stati possono essere utilizzati tali e quali nelle fasi "compute/update" successive. In alternativa, i due stati di adjust dovrebbero essere diversi da quelli di compute/update, con ^{un} ^{table} incremento di due stati (9, anziché 7) - ^(*) Con $z \gg 1 = 0$, perché $z = 0$.
- 5) Si ipotizza che l'aggiornamento di n ($n \leftarrow n - (r+s)$) avvenga sul front del clock, dunque con aggiornamenti da non ritenere del "contemporaneo" (ovvero nello stesso stato) aggiornamenti generale di z ($z \gg 1$). In questo modo, si evita di usare uno stato in più, che sarebbe necessario per $z \leftarrow (z \gg 1) + s$ poiché s e ldr sono automaticamente...

Sistema con registro di stato e multiplexer

3 FF per memorizzare i 7 stati

Funzioni di Transizioni di Stato (F)

Output STATE	Inputi componenti	STATO FUTURO	
000	WAIT	SQRT	$\overline{\text{SQRT}} \cdot \text{WAIT} + \text{SQRT} \cdot \text{START}$
001	START	SF	$\overline{\text{SF}} \cdot \text{UPDATE}_{n2} + \text{SF} \cdot \text{UPDATE}_{S1}$
010	UPDATE _{S1}	—	UPDATE _{S2}
011	UPDATE _{S2}	STOP, SF	$\overline{\text{STOP}} \cdot \text{SF} \cdot \text{UPDATE}_{n2} + \overline{\text{STOP}} \cdot \text{SF} \cdot \text{HALVE}_{n2} + \text{STOP} \cdot \text{WAIT}$
100	UPDATE _{n2}	—	UPDATE _{n2}
101	UPDATE _n	—	UPDATE _{S1}
110	HALVE _n	—	UPDATE _{S1}

SP = WAIT

SQRT	$Q_2 Q_1 Q_0$
0	0 0 0
1	0 0 1

↓ ↓ ↓
0 0 SQRT

SP = START

SF	$Q_2 Q_1 Q_0$
0	1 0 0
1	0 1 0

↓ ↓ ↓
SF SF 0

SP = UPDATE_{S2}

STOP SF	$Q_2 Q_1 Q_0$
0 0	1 0 0
0 1	1 1 0
1 0	0 0 0
1 1	0 0 0

↓ ↓ ↓
STOP STOP-SF

SP = UPDATE_{S1}

$$Q_2 Q_1 Q_0 = 011$$

SP = UPDATE_{n2}

$$Q_2 Q_1 Q_0 = 101$$

SP = UPDATE_n

$$Q_2 Q_1 Q_0 = 010$$

SP = HALVE_n

$$Q_2 Q_1 Q_0 = 010$$


Funzioni d'uscita (g)

$Q_2 Q_1 Q_0$	ready	init	ldn	ldz	shifts	shiftr
0 0 0	1	0	0	0	0	0
0 0 1	0	1	1	1	0	0
0 1 0	0	0	0	0	1	0
0 1 1	0	0	0	0	1	0
1 0 0	0	0	1	0	0	1
1 0 1	0	0	0	1	0	0
1 1 0	0	0	0	0	0	1
1 1 1	X(0)	X(0)	X(0)	X(0)	X(0)	X(0)

\downarrow \downarrow \downarrow \downarrow \downarrow \downarrow \downarrow
 $\overline{Q_2} \overline{Q_1} \overline{Q_0}$ $\overline{Q_2} \overline{Q_1} \overline{Q_0}$ $\overline{Q_1} \overline{Q_0}$ $\overline{Q_2} \overline{Q_1}$ $\overline{Q_2} \overline{Q_0}$

$Q_2 Q_1 Q_0$	00	01	11	10
0	0	1	0	0
1	1	0	X	0

$$\text{ldn} = \overline{Q_2} \overline{Q_1} \overline{Q_0} + \overline{Q_2} \overline{Q_1} Q_0$$



Funzionamento temporale.

$$N = 3768 = (111010111000)_2$$

La fase adjust termina quando $s = 2^{14}$, diviso via via per 4, risulta più piccolo di N . Questo accade dopo due divisioni per 4 (ciascuna delle quali corrisponde a uno shift a destra di 2 bit): $s = 2^{10} = (010000000000)_2 = 1024$

Vediamo il funzionamento a partire dallo stato UPDATES I in cui si ottiene per la prima volta $N \geq s$, ossia $SF = 0$.

t	n	s
0↓	111010111000 = 3768	010000000000 = 1024
1↑	101010111000 = 2744 = 3768 - 1024	
2↓		001000000000 = 512
3↑		000100000000 = 256
4↓		
5↑	010110111000 = 1464 = 2744 - 1280	
6↓		000001000000 = 64
7↑		
8↓	001001111000 = 632 = 1464 - 832	
9↑		000000010000 = 16
10↓		
11↑	000010101000 = 168 = 632 - 464	
12↓		
13↑		000000000100 = 4
14↓		
15↑	000000101111 = 47 = 168 - 121 = 47	

STATO PRESENTE	USCITE generate nello stato	operazioni svolte
011 (UPDATE S)	shifts	$s \leftarrow s/2$
100 (UPDATE r)	ldm, shift	$n \leftarrow n - (r+s), r \leftarrow r/2$
101 (UPDATE r)	ldz	$r \leftarrow r+s$
010 (UPDATE S)	shifts	$s \leftarrow s/2$
110 (Halve r)		

STATO PRESENTE	r	r+s (address)	STOP	SF
011	00000000 = 0	01000000000000 = 1024	0	0
100	00000000 = 0	01000000000000 = 1024		
101	01000000 = 1024	(10000000000000 = 2048) non usato		
010	00000000 = 0	(01100000000000 = 1536)		
011	00000000 = 0	01010000000000 = 1280	0	0
100	00000000 = 0	00110000000000 = 768		
101	00000000 = 0	(01000000000000 = 1024)		
010	00000000 = 0	00110100000000 = 832	0	0
100	00000000 = 0	00011100000000 = 448		
101	00000000 = 0	(00100000000000 = 512)		
010	00000000 = 0	00011101000000 = 464	0	0
100	00000000 = 0	00001111000000 = 240		
101	00000000 = 0	(00010000000000 = 256)		
010	00000000 = 0	00001111010000 = 264	0	1
100	00000000 = 0	00000111100000 = 121		
010	00000000 = 0	00000011110000 = 61		

va a 1 al clock
23↓

s=0
n < r+s

non usato

minimo al clock