



Registri

Abbiamo visto che il blocco M di una macchina sequenziale (registro di stato) è composto da K flip-flop D:



Notare come i flip-flop sono indipendenti: ognuno amministra un bit di stato. Le sole operazioni che si possono fare con questo tipo di register sono SET ($Q'_i = D_i = 1$) o RESET ($Q'_i = D_i = 0$). NON C'E' HOLD.

Il registro di stato può essere trasformato in un registro dati se si aggiungono le funzionalità standard di HOLD e CARICAMENTO PARALLELO (o LOAD). Nel caso dell'hold, lo stato viene reimpresso in ingresso.



Nota: op è la versione codificata di LOAD/HOLD. Trattandosi di operazioni mutuamente esclusive, basta un bit. Ad es.
 $op = 0 \rightarrow hold$, $op = 1 \rightarrow load$. %

L'equazione caratteristica di un registro dati è dunque




$$\vec{y}' = \text{hold} \cdot \vec{y} + \text{load} \cdot \vec{p} \quad ,$$

con $\text{hold} = \bar{op}$ e $\text{load} = op$.

Un altro esempio di registro è il registro contatore.

Abbiamo già fatto il progetto di un contatore up-down.

Rivediamolo:



Eq. caratteristica:


$$\vec{y}' = \text{up} \cdot f_{\text{up}}(\vec{y}) + \text{down} \cdot f_{\text{down}}(\vec{y})$$

Con $f_{\text{up}}(\vec{y}) = \vec{y} + 1 \pmod{2^k}$ e $f_{\text{down}}(\vec{y}) = \vec{y} - 1 \pmod{2^k}$

e $\text{up} = \bar{op}$, $\text{down} = op$.


Possiamo estendere le funzionalità del contatore up-down, dotandolo delle funzionalità standard di HOLD e LOAD:

$$\vec{y}' = \text{hold} \cdot \vec{y} + \text{load} \cdot \vec{P} + \text{up} \cdot f_{\text{up}}(\vec{y}) + \text{down} \cdot f_{\text{down}}(\vec{y})$$



NOTA sulla codifica delle operazioni.

Molto spesso, per chiarezza, avremmo di usare la versione codificata dei controlli, preferendo invece usare la notazione esplicita sulle "scatole" dei registri. Ad es. qui avremmo potuto scrivere




Controlli esterni per il contatore:
 punti segnali si intendono MUTUAMENTE ESCLUSIVI (solo 1 asserted per volta)

Inizializzazione dei registri,


→ a qualsiasi valore Φ

I registri possono essere inizializzati in modo sincrono con la funzionalità LOAD. Essi possono anche essere azzerati in modo asincrono (cross, a valle del clock, e dunque indipendentemente dal livello alto o basso dello stesso attraverso il segnale CLEAR (CLR):



a	b	mode
0	0	transparent
0	1	CLEAR
1	0	PRESET
1	1	forbidden

NOTA: Per il solo azzeramento, ignorando dunque la possibilità di PRESET a 1, si può omettere a e si può porre $b = \text{CLEAR}$.
 A funzionamento normale, $b = 0$ non influisce sullo stato.




$$b(t) = V_{cc} e^{-t/RC}$$

$$b(0) = V_{cc}$$

$$b(t \rightarrow \infty) = 0$$

NOTA. I registri visti (e anche quelli che vedremo in seguito) hanno tutti la caratteristica (come i flip-flop) di avere $g(\vec{y}) = \vec{y}$, ossia lo stato si vede direttamente in uscita. Lo schema di un qualsiasi registro è dunque, in generale:




Abbiamo visto:

- registro di stato
- registro dati
- registro contatore (modulo 2^k)

Vediamo ora il Registro a scorrimento (Shift register).

Es.: $k=4$.




questo è un LEFT SHIFT REGISTER, con funzionalità di LOAD e SHIFT:


$$\vec{y}^i = \text{load} \cdot \vec{P} + \text{shift}_{\text{SHL}}(\vec{y}^i, Q_{-1})$$

%

Funzionamento :



prima dello scorrimento a sinistra




dopo lo scorrimento.

Il valore Q_3 si perde, i valori Q_2, Q_1 e Q_0 cambiano posto, il bit Q_{-1} entra da destra

op	Q'_3	Q'_2	Q'_1	Q'_0
load	P_3	P_2	P_1	P_0
shift (left)	Q_2	Q_1	Q_0	Q_{-1}

Stessa cosa per lo scorrimento a destra.
 Costruiamo ora uno shift register che scorie su a ~~sin~~ che a ~~destr~~, e ha n pin load e hold :

op	Q'_3	Q'_2	Q'_1	Q'_0
hold	Q_3	Q_2	Q_1	Q_0
load	P_3	P_2	P_1	P_0
shl	Q_2	Q_1	Q_0	Q_{-1}
shr	Q_4	Q_3	Q_2	Q_1



NOTA: lo shift a sin realizza (a meno di overflow) la moltiplicazione per 2, mentre lo shift a destra realizza la divisione INTERA (%) per 2.

Ancora sui contatori

Consideriamo ora un contatore modulo $n \neq 2^k$.

Ad es. $n=5$. Dovremo comunque usare $k=3$ bit di stato.

Facciamo per esercizio il progetto di un contatore up modulo 5, usando la sintesi "monoblocco".

automa:




tabella:

$Q_2 Q_1 Q_0$	$Q_2^1 Q_1^1 Q_0^1$
000	001
001	010
010	011
011	100
100	000
101	X X X
110	X X X
111	X X X

Karnaugh:

$Q_2 Q_1$ \ Q_0	0	1
00	0	0
01	0	1
11	X	X
10	0	X

$Q_2 Q_1$ \ Q_0	0	1
00	0	1
01	1	0
11	X	X
10	0	X


$Q_2 Q_1$ \ Q_0	0	1
00	1	0
01	1	0
11	X	X
10	0	X

$$Q_2^1 = Q_1 Q_0$$

$$Q_1^1 = Q_1 \bar{Q}_0 + \bar{Q}_1 Q_0 = Q_1 \oplus Q_0$$


$$Q_0^1 = \bar{Q}_2 \bar{Q}_0 = Q_2 + Q_0$$

Circuito:




Notiamo ancora una volta che il contatore senza funzionalità aggiuntive è una rete autonoma, dunque senza ingressi, e per questo ha un'uscita periodica.

Sappiamo ora di voler realizzare la stessa funzione precedente (conteggio up modulo 5) ma a partire da un contatore up con funzionalità aggiuntive load:



Con automa:



Nota: L'ingresso di caricamento parallelo è posto qui a $P_2 P_1 P_0 = 000$, quindi se $up/\overline{load} = 0$, lo stato futuro è 0.

Come farlo contare modulo 5? Dovremo prevedere un secondo arco uscente da 4 ed entrante in 0 (vedi freccia rossa in fig.). Ora dallo stato 4 partono due possibili archi, e questo richiede il compromesso di un ingresso esterno: up/\overline{load} , per l'appunto.


%

Tuttavia, se ipotizziamo che l'ingresso nello stato 4 sia esso stesso funzione del solo stato presente (4, appunto), allora il valore dell'ingresso, perichè funzione combinatoria di un valore costante, potrà avere solo uno dei due possibili valori: 0 oppure 1. Ciò significa che potremo fare in modo da evitare che dallo stato 4 il conteggio proseguisca ~~verso~~ con lo stato 5: basterà porre

ingresso
nello stato 4 = load (con rientro in 0)


mentre
ingresso \neq stato 4 = up

Realizzazione dell'ingresso desiderato: basta un riconoscitore della configurazione $Q_2Q_1Q_0 = 100 (=4)$.




invece della consueta porta AND, qui usiamo una NAND in modo da avere $up/load = 0$ nello stato 4 (quello riconosciuto) e $up/load = 1$ in tutti gli altri casi.

Schema circuito:



Visto da fuori, il circuito NON ha ingressi, e si comporta dunque da macchina AUTONOMA (non funzionalmente realizza esattamente il contatore modulo 5 già visto prima). Vale la pena di osservare che il contatore up modulo 8 con funzionalità aggiunte di load aveva in realtà un automa in cui da ogni stato 0.....7 si sarebbe potuto raggiungere lo stato futuro 0 posto nell'ingresso di caricamento. L'automata completo era dunque il seguente:



In realtà, poiché

$$\text{load} = Q_2 \bar{Q}_1 \bar{Q}_0,$$

in qualsiasi stato diverso da 100


si ha $\text{load} = 0 \Rightarrow \text{up} = 1,$

quindi il caricamento parallelo si fa +6 nello stato 4.

Notiamo infine come alcune delle macchine sequenziali viste finora siano casi particolari della rappresentazione


PARTE OPERATIVA e PARTE DI CONTROLLO, Secondo questa rappresentazione, qualsiasi macchina è riguardabile (e progettabile) come il complesso di 2 macchine sequenziali che comunicano tra loro.

Ad es., il SOMMATORE SERIALE aveva lo schema:



Qui la parte operativa è il FA (combinatorio) e quella di controllo è il FF che memorizza il n-ports (sequenziale)

Nell'altro schema del contatore modulo 5 avevamo invece



Qui la PO è sequenziale (contatore), mentre la PC è combinatoria (ricognosc. stato 4).

Nel caso generale:

con PO e PC entrambe sequenziali

