


# modulo (chip) di memoria

ingresso  
indirizzi



$$S^1_{bit} = 2^m \times n$$


CS chip select  
onetto basso  
(funziona quando  
e' a 0)

ingresso / uscita dati

Supponiamo di voler contenere un banco di memoria a partire da due chip del tipo ①.

Possiamo individuare due casi


## ESTENSIONE INDIRIZZO



$2^{m+1}$  parole  
indirizzabili  
di dimensione  
n

$$S^1_{\text{①}} = 2 \cdot 2^m \times n = 2^{m+1} \times n$$

## ESTENSIONE DATI




$2^m$  parole indirizzabili  
di dimensione 2n

$$S^1_{\text{②}} = 2^m \times (2n) = 2 \cdot 2^m \times n = 2^{m+1} \times n$$

In entrambi i casi si ha un raddoppiamento della dimensione della memoria

Studiamo il caso ①. Circuitualmente affianco i moduli, mantenendo il comportamento logico estensione indirizzi



Nelle letture / scritture dati dobbiamo estromettere uno dei due moduli, perché la dimensione della parola dati e' n e non 2n


$A_m A_{m-1} \dots A_0$  parola di indirizzo di  $m+1$  bit

tutte le parole che si trovano nella prima parte del banco hanno indirizzo del tipo

$$0x \dots x$$

quella della seconda parte hanno invece forma


$$1x \dots x$$



$A_{m-1} \dots A_0$  si riferisce a due locazioni di memoria, una nel primo e una nel secondo blocco

$A_m$  è il bit decisivo

Con questa suddivisione lo schema circuitale è del tipo




$A_m | A_{m-1} \dots A_0$   
 nel modulo      nel secondo modulo

⊗ 1

$$\overline{CS}_1 = A_m \quad \overline{CS}_2 = f(A_m) \quad \text{funzione LOGICA (esclusiva)}$$


$$f(A_m) = \overline{A_m} \Rightarrow \begin{matrix} A_m = 0 \Leftrightarrow f(A_m) = 1 \\ A_m = 1 \Leftrightarrow f(A_m) = 0 \end{matrix} \quad \text{è la funzione NOT}$$




oss.  $f(A_m) = 0 \Leftrightarrow$  l'indirizzo appartiene al 1° blocco  
 $f(A_m) = 1 \Leftrightarrow$  l'indirizzo appartiene al 2° blocco

Supponiamo di fare una scelta diversa rispetto al come mandare i bit

$A_m \ A_{m-1} \dots \ A_1 \mid A_0$   
 ↑  
 al parole nel modulo



in questo modo  $\begin{cases} \times \times \dots \times 0 \rightarrow 1^a \text{ parte (parole pari)} \\ \times \times \dots \times 1 \rightarrow 2^a \text{ parte (parole dispari)} \end{cases}$



⊗<sub>2</sub>

all partire dal medesimo problema (contenere un banco di memoria di dimensione  $2S$  o partire da due chip di memoria di dimensione  $S'$ ) siamo arrivati a due soluzioni,  $\otimes_1$  e  $\otimes_2$ , che pur impiegando la medesima tecnologia hanno organizzazione diversa. Lo schema  $\otimes_2$  è più vantaggioso di  $\otimes_1$  dal punto di vista della CPU.

Supponiamo in fatti che il processore voglia leggere una serie consecutiva di dati.

In  $\otimes_1$ , dopo aver fornito un istruzione, deve attendere che il modulo di memoria (che ha tempi di risposta maggiori rispetto alla CPU) abbia posto il dato <sup>richiesto</sup> sul bus dati prima di poter procedere con la lettura del successivo.

Con  $\otimes_2$ , invece, posso sfruttare l'alternanza pari/dispari degli indirizzi per ottimizzare i tempi.

Infatti, mandando l'indirizzo da leggere ad un modulo,

spesso che il processo appartiene all'altro clone resto di  $\mathbb{Z}_2$ , può violare la richiesta anche all'altro modulo.

In questo modo, la CPU riesce ad installare due richieste di lettura nel tempo in cui in linea ne avrebbe potuta effettuare una.

Conclusioni: - A parità di tecnologia impiegata, organizzazioni diverse portano a prestazioni diverse.


- Esistono schemi realizzativi che favoriscono

certi tipi di operazioni

Supponiamo adesso, a partire da quattro moduli di dimensione  $S$ , di voler costruire una memoria di dimensione  $4S$ .


Abbiamo tre schemi organizzativi possibili:

ESTENSIONE INDIRIZZI




$A_{m+1} A_m \dots A_0$   
parola di indirizzo

ESTENSIONE DATI



$A_{m-1} \dots A_0$   
parola di indirizzo

ESTENSIONE DATI E INDIRIZZI



$A_m A_{m-1} \dots A_0$   
parola di indirizzo

In ①, ②, ③ la dimensione totale della memoria è  $2^{m+2} \times n$


Analizziamo il caso ③.

Qui le schemi funzionano a coppie A-B e C-D (vale  $\overline{CS_A} = \overline{CS_B}$  e  $\overline{CS_C} = \overline{CS_D}$ , con  $\overline{CS_A} = \overline{CS_C}$ ).

$A_m | A_{m-1} \dots A_0$   
+  
altri parole di indirizzo

$A_m = \begin{cases} 0 & \text{blocchi A-B} \\ 1 & \text{blocchi C-D} \end{cases}$

se mio schema circuitale non funziona



Analizziamo ora il caso ③. Qui i chip osservano funz. anche una alla volta, pertanto

$\otimes_3$	$A_{m+1}$	$A_m$	$\overline{CS}_A$	$\overline{CS}_B$	$\overline{CS}_C$	$\overline{CS}_D$
	0	0	0	1	1	1
	0	1	1	0	1	1
	1	0	1	1	0	1
	1	1	1	1	1	0

←  $\forall$  combinazioni di  $A_{m+1}, A_m$  c'è sempre un solo  $\overline{CS}$  ondato

Def. Dati  $k$  variabili, il numero di funzioni che è possibile implementare è  $2^{2^k}$ .

In ③ lo considerando solo  $a$  (risp.  $\overline{CS}_A, \overline{CS}_B, \overline{CS}_C, \overline{CS}_D$ ) delle 16 funzioni possibili.

La rete combinatoria che funziona secondo questo schema è detta decoder; a partire da  $k$  ingressi genera  $2^k$  uscite, delle quali una sola ha valore diverso dalle altre

DECODER (DECODIFICATORE BINARIO).

Lo schema circuitale equivalente a ③ è

