


modulo (chip) di memoria

ingresso
indirizzi



$$S^1_{bit} = 2^m \times n$$


CS chip select
onetto basso
(funziona quando
e' a 0)

ingresso / uscita dati

Supponiamo di voler contenere un banco di memoria a partire da due chip del tipo ①.


Possiamo individuare due casi

ESTENSIONE INDIRIZZO



$$S^1_{\text{①}} = 2 \cdot 2^m \times n = 2^{m+1} \times n$$


ESTENSIONE DATI



$$S^1_{\text{②}} = 2^m \times (2n) = 2 \cdot 2^m \times n = 2^{m+1} \times n$$

In entrambi i casi si ha un raddoppiamento della dimensione della memoria

Studiamo il caso ①. Circuitualmente affianco i moduli, mantenendo il comportamento logico estensione indirizzi



Nelle letture / scritture dati dobbiamo estromettere uno dei due moduli, perché la dimensione della parola dati e' n e non 2n


$A_m A_{m-1} \dots A_0$ parola di indirizzo di $m+1$ bit

tutte le parole che si trovano nella prima parte del banco hanno indirizzo del tipo

$$0 \times \dots \times$$

quella della seconda parte hanno invece forma


$$1 \times \dots \times$$



$A_{m-1} \dots A_0$ si riferisce a due locazioni di memoria, una nel primo e una nel secondo blocco

A_m è il bit decisivo

Con questa suddivisione lo schema circuitale è del tipo



⊗ 1

$$\overline{CS}_1 = A_m \quad \overline{CS}_2 = f(A_m) \quad \text{funzione LOGICA (esclusiva)}$$


$$f(A_m) = \overline{A_m} \Rightarrow \begin{matrix} A_m = 0 \Leftrightarrow f(A_m) = 1 \\ A_m = 1 \Leftrightarrow f(A_m) = 0 \end{matrix} \quad \text{è la funzione NOT}$$




oss. $f(A_m) = 0 \Leftrightarrow$ l'indirizzo appartiene al 1° blocco
 $f(A_m) = 1 \Leftrightarrow$ l'indirizzo appartiene al 2° blocco

Supponiamo di fare una scelta diversa rispetto al come mandare i bit

$A_m \ A_{m-1} \dots \ A_1 \mid A_0$
 ↑
 al parole nel modulo



in questo modo $\begin{cases} xx\dots x0 \rightarrow 1^a \text{ parte (parole pari)} \\ xx\dots x1 \rightarrow 2^a \text{ parte (parole dispari)} \end{cases}$



⊙₂

all partire dal medesimo problema (contenere un banco di memoria di dimensione $2S$ o partire da due chip di memoria di dimensione S') siamo arrivati a due soluzioni, \odot_1 e \odot_2 , che pur impiegando la medesima tecnologia hanno organizzazione diversa. Lo schema \odot_2 e' più vantaggioso di \odot_1 dal punto di vista della CPU.


Supponiamo in fatti che il processore voglia leggere una serie consecutiva di dati.

In \odot_1 , dopo aver fornito un istruzione, deve attendere che il modulo di memoria (che ha tempi di risposta maggiori rispetto alla CPU) abbia posto il dato ^{richiesto} sul bus dati prima di poter procedere con la lettura del successivo.

Con \odot_2 , invece, posso sfruttare l'alternanza pari/dispari degli indirizzi per ottimizzare i tempi.

Infatti, mandando l'indirizzo da leggere ad un modulo,

se mio schema circuitale non funziona



Analizziamo ora il caso ③. Qui i chip lavorano funzionalmente uno alla volta, pertanto

$\text{Am}+1$	Am	$\overline{\text{CS}}_A$	$\overline{\text{CS}}_B$	$\overline{\text{CS}}_C$	$\overline{\text{CS}}_D$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

← \forall combinazione di $\text{Am}+1, \text{Am}$ c'è sempre un solo $\overline{\text{CS}}$ ondato

Def. Dati k variabili, il numero di funzioni che è possibile implementare è 2^{2^k} .

In ③ lo considereremo solo a (risp. $\overline{\text{CS}}_A, \overline{\text{CS}}_B, \overline{\text{CS}}_C, \overline{\text{CS}}_D$) delle 16 funzioni possibili.

La rete combinatoria che funziona secondo questo schema è detta decoder; a partire da k ingressi genera 2^k uscite, delle quali una sola ha valore diverso dalle altre.

DECODER (DECODIFICATORE BINARIO).

Lo schema circuitale equivalente a ③ è

