

Compito del 13 febbraio 2019

Cognome e Nome dello studente:

Microprocessore L'istruzione AAA (“ASCII adjust after addition”) dell'8086 aggiusta il valore del registro AL, facendo in modo che il contenuto del suo nibble meno significativo sia rappresentato in formato “unpacked BCD” (dove BCD sta per “Binary Coded Decimal”) nel registro AX. Ad es., se $AL=6Dh$, l'istruzione AAA ne aggiusta il contenuto in $AL=03h$, ponendo al contempo $01h$ in AH, in modo che $AX=0103h$, rappresentazione BCD della cifra esadecimale D (ovvero di 13, in decimale). L'aggiustamento è necessario solo quando il nibble meno significativo di AL, ALL, è maggiore di 9, nel qual caso l'istruzione somma 6 ad ALL ($D + 6 = 3 \pmod{16}$) e pone il carry della somma in AH. L'azzeramento del nibble più significativo di AL, ALH, viene fatto comunque. Ad es., $AL=64h$ diventa $AL=04h$.

Si vuole riprodurre questa funzionalità, estendendola, in un microprocessore CISC byte addressable a singolo bus interno con dati e indirizzi a 16 bit e memoria non segmentata, attraverso l'istruzione

$$\text{adjust op ,}$$

dove il valore da aggiustare è contenuto nel nibble meno significativo dell'operando di 16 bit *op*, esprimibile in rappresentazione registro (il processore ha 8 registri di uso generale) o diretto di memoria. Esempi di sintassi: `adjust R4`, `adjust Var`.

Dopo aver disegnato la sezione di parte operativa strettamente necessaria, fornire una codifica plausibile dell'istruzione e disegnare l'automa di controllo relativo alla sua esecuzione, evidenziando con chiarezza e completezza ingressi e uscite della parte di controllo in ogni stato (ciò sarà alla base della soluzione dell'esercizio successivo). Calcolare il numero di cicli di bus necessari al fetch e il numero di cicli macchina necessari all'esecuzione di `adjust` al variare dei possibili formati dell'istruzione.

Reti sequenziali Progettare l'hardware di controllo per l'automa disegnato nell'esercizio precedente (dell'automa devono fare parte anche i due stati di partenza dal fetch e di rientro al fetch) secondo il classico schema “monoblocco”: funzione di transizione di stato f , registro di stato M, funzione di uscita g (macchina di Moore). In particolare, specificare la funzione f attraverso il metodo orientato alla sintesi con multiplexer, cioè scrivendo una diversa tabella per ciascuno stato S_i dell'automa ($i = 1 \dots n$, con n numero degli stati della macchina). La tabella i -sima deve specificare lo stato futuro in funzione dei soli ingressi campionati in S_i .